Circuito integrado,  Latch CD4042BE
  • Circuito integrado,  Latch CD4042BE
  • Circuito integrado,  Latch CD4042BE

Circuito integrado Latch CD4042BE

2 $
Impuestos incluidos

CD4042 CD4042BE CMOS Circuito integrado Latch

Cantidad

Los tipos CD4042B contienen cuatro circuitos de retención, cada uno estroboscópico por un reloj común. Las salidas de búfer complementarias están disponibles en cada circuito. La impedancia de los dispositivos de salida de canal ny p está balanceada y todas las salidas son eléctricamente idénticas.

La información presente en la entrada de datos se transfiere a las salidas Q y Q durante el nivel de RELOJ programado por la entrada de POLARIDAD. Para POLARITY = 0 la transferencia ocurre durante el nivel 0 CLOCK y para POLARITY = 1 la transferencia ocurre durante el nivel 1 CLOCK. Las salidas siguen la entrada de datos, siempre que los niveles CLOCK y POLARITY definidos anteriormente estén presentes. Cuando se produce una transición de RELOJ (positivo para POLARIDAD = 0 y negativo para POLARIDAD = 1), la información presente en la entrada durante la transición RELOJ se retiene en la salida hasta que se produce una transición CLOCK opuesta.

Los tipos CD4042B se suministran en paquetes cerámicos dobles en línea herméticos de 16 derivaciones (sufijos F3A), paquete plástico doble en línea de 16 derivaciones (sufijo E), paquetes pequeños de 16 derivaciones (D, DR, DT , Sufijos DW, DWR y NSR), y paquetes de contorno pequeño y delgado de 16 derivaciones (sufijos PW y PWR).

Caracteristicas:

Control de polaridad del reloj.
Q y Q salidas.
Reloj común.
Compatible con TTL de baja potencia.
Características de salida simétricas estandarizadas.
100% probado para corriente quiescente a 20 V.
Corriente de entrada máxima de 1 μA a 18 V en todo el rango de temperatura del paquete; 100 nA a 18 V y 25 ° C.
Clasificaciones paramétricas de 5 V, 10 V y 15 V.
Margen de ruido (rango de temperatura del paquete completo) =
        1 V en VDD = 5 V
        2 V a VDD = 10 V
     2.5 V en VDD = 15 V

Cumple todos los requisitos del estándar provisional de JEDEC n.º 13B, "Especificaciones estándar para la descripción de dispositivos CMOS de la serie 'B'".

Aplicaciones:
Almacenamiento de almacenamiento intermedio
Registro de tenencia
Lógica digital general

Familia de tecnología CD4042B, CD4000
VCC (Min) (V) 3
VCC (Máx.) (V) 18
Bits (#) 4
Voltaje (Nom) (V) 10 
Voltaje de F @ Nom (máximo) (Mhz) 8
ICC @ Nom Voltage (Max) (mA) 0.06
tpd @ Nom Voltage (Max) (ns) 200
Unidad de salida (IOL / IOH) (Máx.) (MA) 1.5 / -1.5
Salida de 3 estados NO 
Clasificación
Rango de temperatura de funcionamiento (C) -55 a 125
Pin / paquete:
16PDIP
16SO
16SOIC
16SOIC
16TSSOP

Incluye:

1x Circuito integrado Latch CD4042BE

C1D2/ P3C2 SPSE8L3C7
76 Artículos